图13.11（a)所示是用JK触发器组成的双相时钟电路。若CP端加上时钟脉冲信号，在输出端可得到相位互相错开的时钟

图13.11(a)所示是用JK触发器组成的双相时钟电路。若CP端加上时钟脉冲信号，在输出端可得到相位互相错开的时钟信号A和B，试画出Q，和A，B的波形，假设触发器的初始状态为0。

由3个JK触发器组成的计数器如下图所示，试列出该计数器的状态表，画出工作波形图，说明其逻辑功能。

可控双向四进制计数器状态迁移图如图4.1所示，x=0时做加法，输出z为.进位，x=1 做减法，输出z为借位，请用JK触发器实现。

74LS175型四上升沿D触发器和74LS112型双下降沿JK触发器的接线图如图 21.40(a)所示，它们的外引线排列分别见教材图21.6.4(b)和教材图21.11(b)。(1)试按图画出逻辑电路；(2)设CP，，D₁的波形如图21.40(b)所示，试画出两触发器输出端Q的波形。两触发器的初始状态均为0。

触发器按()分类，可分为RS触发器、JK触发器、T触发器和D触发器等类型，下图所示触发器为()。

触发器按()分类，可分为RS触发器、JK触发器、T触发器和D触发器等类型，下图所示触发器为()。

触发器按()分类，可分为RS触发器、JK触发器、T触发器和D触发器等类型，下图所示触发器为()。

设主从JK触发器的初始状态为0，CP、J、K信号如下图所示，试画出触发器Q端的波形。